Investigaciones sobre la evaluación del rendimiento de CMOS VLSI

Investigações sobre Avaliação de Desempenho de CMOS VLSIDr.T.SHEELA obteve o seu doutoramento em VLSI Design em 2015 pela Vinayaka Missions Research Foundation, Salem e mestrado pela Universidade Anna em 2008. Ela é Professora Associada/ECE no VMKVEC, Salem. Publicou várias Revistas e Livro. Os seus interesses de investigação incluem circuitos VLSI, Circuito Digital e Circuitos Electrónicos.

La progresión en la integración a muy gran escala permite colocar miles de millones de transistores y componentes en un único chip semiconductor para implementar circuitos complejos. El crecimiento de la tecnología reciente se dirige hacia la miniaturización de los dispositivos semiconductores, que tienen varios obstáculos notables en la disipación de calor, la utilidad de la energía, el área del chip y la eficiencia de los dispositivos. A medida que la tecnología avanza hacia el nivel submicrónico profundo, el tamaño de las características y la disipación de energía debida a la corriente de fuga aumentan a un ritmo alarmante. Numerosas proyecciones muestran que la potencia de fuga se convertirá en análoga a la disipación de potencia dinámica en los próximos años; sin embargo, la potencia dinámica también está aumentando y sigue dominando. La solución óptima para resolver estos obstáculos es analizar el rendimiento de los circuitos VLSI diseñados utilizando diferentes tecnologías CMOS.