Untersuchungen zur Leistungsbewertung von CMOS VLSI

Dr. T. SHEELA promovierte 2015 in VLSI-Design an der Vinayaka Missions Research Foundation, Salem, und erwarb 2008 einen Master-Abschluss an der Anna University. Sie ist assoziierte Professorin/ECE am VMKVEC, Salem. Sie hat mehrere Fachzeitschriften und Bücher veröffentlicht. Ihre Forschungsinteressen umfassen VLSI-Schaltungen, digitale Schaltungen und elektronische Schaltungen.

Durch die fortschreitende Integration in sehr großem Maßstab können Milliarden von Transistoren und Komponenten auf einem einzigen Halbleiterchip untergebracht werden, um komplexe Schaltungen zu realisieren. Das Wachstum in der jüngsten Technologie geht in Richtung Miniaturisierung von Halbleiterbauelementen, die mehrere spürbare Hindernisse bei der Wärmeableitung, dem Stromverbrauch, der Chipfläche und der Effizienz der Bauelemente haben. Da die Technologie immer weiter in den Submikronbereich vordringt, steigt die Verlustleistung aufgrund von Leckströmen mit alarmierender Geschwindigkeit. Zahlreiche Prognosen zeigen, dass sich die Leckleistung in den kommenden Jahren analog zur dynamischen Verlustleistung entwickeln wird; die dynamische Leistung nimmt jedoch ebenfalls zu und dominiert weiterhin. Die optimale Lösung für diese Hindernisse ist die Analyse der Leistung von VLSI-Schaltungen, die mit verschiedenen CMOS-Technologien entwickelt wurden.